Всего на сайте:
248 тыс. 773 статей

Главная | Информатика

Основные режимы адресации БМУ  Просмотрен 209

Ф1, Ф0 М1, М0 Формируемый адрес Режим адресации
1 0 Х 0 Х 1 РАМК:= (РАМК) + 1 РАМК:= (РАМК) - 1 Счёт (Сч)
0 1 0 0 1 0 0 1 1 1 РАМК:= (А) + 1 РАМК:= (А) + 2 РАМК:= (А) - 3 РАМК:= (А) Принудительная адресация (ПА)
0 0 0 0 1 0 0 1 1 1 РАМК:= С + 1 РАМК:= С + 2 РАМК:= С - 1 РАМК:= С Адресация по старшему байту регистра команд (РКС)
1 1 0 0 1 0 0 1 1 1 РАМК:= С + 1 РАМК:= С + 2 РАМК:= С - 1 РАМК:= С Адресация по младшему байту регистра команд ( РКМ)

 

направления счёта. Если М0 используется как ЛУ, то возможна организация ветвления на предыдущий адрес (рис. 27 б).

Принудительная адресация (ПА) подразумевает использование в качестве основы адреса содержимое поля адреса А9...А0 МИ БМУ. Передача управления на этот адрес осуществляется при единичных значениях М1, М0. Если М1, М0 рассматриваются как условия многопараметрического ветвления, то осуществляется ветвление в четыре адреса (рис. 28) относительно принуди–тельного адреса А.

Подобным же образом выполняется модификация функции С в режимах адресации по РКС и РКМ. Однако в отличие от принудительного адреса А, задаваемого непосредственно в поле адреса МИ БМУ, формирование функции С определяется по табл. 6, описывающей дополнительные возможности БМУ в плане адресации.

Первые пять мнемокодов (МНК) определяют принудительно-базовую адресацию при формировании функций С, код которой образуется путём объединения ряда битов из поля А (принудительная часть адреса) и нескольких битов В из РКС или РКМ. Например, функция АДМ трактуется как адресация по двум младшим битам В1 и В0, которые могут рассматриваться как базовые константы адреса либо как биты условий. Механика формирования функции АДМ приведена на рис. 29, где х –принудительно задаваемые разработчиком биты адреса в поле А и базовая константа или биты условий, загружаемые с шины данных (ШД) БМУ в РКС, РКМ.

 

Таблица 6

Функции С адресации по РКС и РКМ

МНК Адресное поле А Функция адреса С Биты B7…В0 РКС (РКМ)
АДМ х х 0 0 х х х х х х А9,А8,А5,А4,А3.А2,А1,А0,В1,В0 х х х х х х х х
АДС х х 0 1 х х х х х х А9,А8,А5,А4,А3.А2,А1,А0,В3,В2 х х х х х х х х
АТР х х 1 0 0 х х х х х А9,А8,В2,В1,В0,А4,А3,А2,А1,А0 х х х х х х х х
АТМ х х 1 0 1 0 х х х х А9,А8,В3,В2,В1,В0,А3,А2,А1,А0 х х х х х х х х
АТС х х 1 0 1 1 х х х х А9,А8,В7,В6,В5,В4,А3,А2,А1,А0 х х х х х х х х
АБ х х 1 1 1 0 1 х х х А9,А8,В7,В6,В5,В4,В3,В2,В1,В0 х х х х х х х х
АПС х х 1 1 0 1 0 х х х А9,А8,В7,В6,В5,В4,В3,А2,А1,А0 х х х х х х х х
ПТ х х 1 1 0 0 х х х х А9,А8,Р7,Р6,Р5,Р4,А3,А2,А1,А0 х х х х х х х х
ПТР х х 1 1 1 0 0 х х х А9,А8,А2,А1,А0,Р4,Р3,Р2,Р1,Р0 х х х х х х х х
ВМП х х 1 1 1 1 0 х х х А9,А8, 0 1 1 1 1 В2,В1,В0 0 х х х х х х х
х х 1 1 1 1 0 х х х А9,А8, 0 1 1 1 0 В2,В1,В0 1 1 0 1 х х х х  
х х 1 1 1 1 0 х х х А9,А8, 0 1 1 1 0 В2,В1,В0 1 1 1 0 х х х х  
х х 1 1 1 1 0 х х х А9,А8, 1 1 0 0 0 В2,В1,В0 1 1 0 0 0 х х х  
х х 1 1 1 1 0 х х х А9,А8, 1 1 0 0 1 В2,В1,В0 1 1 0 0 1 х х х  
х х 1 1 1 1 0 х х х А9,А8, 1 0 В5,В4,В3,В2,В1,В0 1 0 х х х х х х  
*Вх х х 1 1 1 1 1 х х х А9,А8, 0 1 0 0 0 А2,А1,А0 х х х х х х х х
*Вых х х 1 1 0 1 1 х х х Р9,Р8,Р7,Р6,Р5,Р4,Р3,Р2,Р1,Р0 + 0 . . . 0 А2,А1,А0 х х х х х х х х

 

 

  
 

Пусть в поле А задан код функции АДМ вида 0100101101, а содержимое РКС 10001110 рассматривается как базовая константа. Тогда функция С примет значение 1010110110 и в РАМК1, в зависимости от условий на входах модификации М1, М0, будет загружен один из возможных адресов: 1010110110 (С); 1010110111 (С+1); 1010111000 (С+2); 1010110101 (С-1). Если при том же коде функции АДМ биты В1 и В0 будут рассматриваться как условия и состояние РКС полностью не определено

 

 

100011ХХ, то возможно формирование четырёх функций С: 1010110100 (для В1,В0 = 00), 1010110101 (для В1,В0 = 01), 1010110110 (для В1,В0 = 10), 1010110111 (для В1,В0 = 11).

Каждая из этих функций С может подвергнуться автоинкрементной модификации и породить четвёрку смежных адресов. Всего таким образом возможно получить шестнадцать логических адресов (рис. 30), которые на физическом уровне будут частично покрывать друг друга и дадут группу из семи смежных физических адресов (на рис. 30 выделены).

Следующие две функции ПТ и ПТР формируют функцию С по принципу относительно-принудительной адресации с автоинкрементом, где биты Р – биты

  
 

 

 

текущего адреса микрокоманды, находящиеся в рабочем РАМК1. Эти биты имеют конкретное значение, следовательно, функция С будет иметь единственное значение и может быть в дальнейшем подвергнута только автоинкрементной модификации: С; С - 1; С + 1; С +2 .

Отличие функций ПТ и ПТР состоит только в количестве используемых битов РАМК1 и размещении этих битов в конечной функции С: ПТ использует четыре средних Р7…Р4, а ПТР – пять младших Р4…Р0 разрядов текущего адреса.

Функция ВМП определяет выбор микропрограммы. Управляющий код для всех шести функций одинаков. Конкретная микропрограмма задаётся фиксированными битами в РКМ или РКС, определяющими различные страницы для различных функций. Для первых пяти функций ВМП с помощью битов В2, В1, В0 можно задать 8 начальных адресов микропрограмм, шестая функция даёт 64 начальных адреса микропрограмм. С учётом модификаций на каждой странице может быть задано три дополнительных адреса. В итоге функции ВМП (с учётом перекрытия двух из них) определяют выбор 111 микропрограмм, что позволяет разместить в УП систему команд средней микроЭВМ.

Функции Вх* и Вых* применяются соответственно для одноуровневого вызова процедур и возврата в основную микропрограмму. Символ * говорит о переключении стека РАМК – РАМК1 и РАМК2 изменяют свои индексы и назначение.

Функция Вх* обеспечивает сохранение в резервном РАМК текущего адреса в качестве адреса возврата и формирование в рабочем РАМК адреса вызова процедуры, которая может начинаться в фиксированной области УП. Принудительный адрес задаётся программистом пятью битами А9, А8, А2, А1, А0, что с учётом модификации позволяет вызвать 35 процедур.

Процедура должна завершаться функцией возврата Вых*,восстанавливающей прежнее назначение и индексацию РАМК. В РАМК1 формируется адрес возврата

модифицированный с учётом битов М1, М0 и принудительного трёхразрядного приращения DА. Подобная модификация позволяет получить относительное смещение от исходного адреса возврата в диапазоне от -1 до +9. Работа функций Вх* и Вых* поясняется рис. 31, где области ОМП и ПМП соответствуют размещению основной микропрограммы и подмикропрограммы.

Операции в регистре команд определяются битами Р1, Р0 микроинструкции БМУ в соответствии с табл. 7.

  
 

 

Таблица 7

Операции регистра команд БМУ

Р1,Р0 Операция Примечание
РК:= (РК) Хранение
РКС, РКМ:= (ШД15-0) Буферы РК в режиме ввода
ШД7-0:= (РКМ) ШД = 0…0х…х, считывается младший байт РК в младшие разряды ШД
ШД15-8:= (РКМ) ШД = х…х0…0, считывается младший байт РК в старшие разряды ШД

 

Синхронизация БМУ двухтактная: по синхроимпульсу СИ1 в регистре микроинструкции (РМИ) фиксируется МИ БМУ, поступающая по шине ШМИ; по СИ2 – формируется адрес микрокоманды следующего цикла и защёлкивается в РАМК1.

 

Интерфейсные средства микроЭВМ

 

В состав МПК обязательно включаются средства технического интерфейса. Под техническим интерфейсом подразумевается стандартный набор шин и средств управления процессом обмена в этих шинах. Стандартом определяется количество шин, функциональное назначение шин, уровни сигналов и иные параметры сигналов в шинах, а также временное распределение сигналов в шинах.

Шины бывают одно- и многоразрядные, одно- и двунаправленные. Если к шине подключено несколько источников и несколько приёмников, обмен между которыми ведётся в режиме разделения времени, то шина называется магистралью. Каждой посылке от определённого источника к приёмникам отводится фиксированный интервал времени в цикле работы магистрали.

На структурном уровне большинство средств интерфейса прозрачны, на функциональном уровне и более низких уровнях они играют важную роль: обеспечивают согласование передатчика (источника) с шиной; повышают нагрузочную способность выхода передатчика; согласовывают вход приёмника с шиной; восстанавливают искажённую форму сигнала; снижают нагрузку от входа приёмника на шину и улучшают параметры этого входа; согласовывают источники и приёмники различных интегральных технологий; обеспечивают коммутацию источников и приёмников к магистрали; отслеживают требуемые временные параметры сигналов в системе интерфейса.

Для организации технического интерфейса используются преобразователи уровня, усилители-формирователи передатчика, усилители-формирователи приёмника, буферные регистры с выходными и входными преобразователями-передатчиками, усилители, шинные формирователи с одно- и двунаправленными магистралями, магистральные коммутаторы, магистральные приёмо-передатчики и др.

При передаче сигнала по шине происходит искажение сигнала за счёт реактивных свойств шины (ёмкости, индуктивности) и ёмкости входов приёмников. Теоретический прямоугольный импульс (рис. 32 а) из-за этого в линии приобретает искажённый вид (рис. 32 б) и может выйти за границы допустимых логических уровней 0 и 1 (рис. 32 в). На принимающей стороне стандартный элемент не будет различать входного сигнала, уровни которого вышли за допустимые пределы.

 

  
 


 

Усилители-передатчики и выходные формирователи повышают нагрузочную способность источника, позволяют снизить влияние реактивных составляющих шины на уровни и длительность фронта сигнала. В функции усилителей-приёмников и входных формирователей входит снижение емкостной и индуктивной нагрузки входа приёмника, что позволяет подключать большее число приёмников к магистрали. Входные формирователи также должны воспринимать вышедший из допустимого диапазона сигнал и формировать стандартный физический сигнал.

Пример шинного формирователя

На рис. 33 приведено условное графическое обозначение стандартного шинного формирователя серии К589АП16. Данный формирователь выполнен по ТТЛШ технологии, имеет три магистрали: входную А, выходную С и умощненную двунаправленную В. Выходные усилители магистралей В и С имеют три состояния: логическая единица, логический ноль и отключенное Z-состояние. Входные буферы магистрали В имеют гистерезисную характеристику и допускают завышенный уровень нулевого и заниженный уровень единичного входного сигнала.

Магистрали А и С предназначены для организации внутреннего технического интерфейса и рассчитаны на стандартные ТТЛ уровни и нагрузку (≈20мА) с коэффициентом нагрузки К=10. Магистраль В предназначена для организации внешнего интерфейса с коэффициентом нагрузки К≈30 (≈60мА) и в режиме входа имеет паразитную емкость на порядок меньшую, чем стандартная.

Инверсный вход выбора кристалла CS разрешает работу выходных усилителей. Если на входе CS логическая единица, то выходные усилители отключены. Бит Т определяет направление передачи: с магистрали А на магистраль В или с магистрали В на магистраль С. Таким образом, шинный формирователь позволяет сопрягать внешнюю умощнённую двунаправленную магистраль В с внутренними однонаправленными магистралями А и С. Наличие третьего состояния на магистрали С позволяет осуществлять её аппаратное подключение к магистрали А и формировать внутреннюю двунаправленную стандартную магистраль.

 

Пример магистрального приемо-передатчика серии К584ВВ1

В отличие от шинного формирователя К589АП16, магистральный приёмо-передатчик К584ВВ1 (рис. 34) имеет три восьмиразрядных двунаправленных магистрали, две из которых М1, М2 имеют стандартный уровень нагрузки, третья магистраль М3 – инверсная, умощненная, с открытым коллектором, с гистерезисным входом и защитой от короткого замыкания.

Допускается коммутация любой пары магистралей с возможной буферизацией данных по магистралям М1 и М2. Имеется паритетный контроль данных (контроль по четности), передаваемых по магистрали М3. Разрядность магистрали – 8 бит. Допускается индивидуальное задание режимов по магистралям М1 и М2.

Вход МИ восьмиразрядный, разделен на две тетрады, одна из которых определяет режим магистрали М1, вторая – магистрали М2. Запись первой тетрады осуществляется по синхроимпульсу С1, второй – по синхроимпульсу С2. Эти входы можно объединить, если режимы М1 и М2 требуется задать одновременно либо стробировать раздельно в противном случае. Например, если по М1 следует оставить старый режим, а по М2 задать новый, тогда при задании режима М2 стробируется только С2. Сигналы записи WR управляют записью состояний магистралей М1, М2 во внутренние буферные регистры. Сигналы RD открывают выходные формирователи соответствующих магистралей при выводе информации. Передача с одной магистрали на другую может идти без буферизации за один цикл (М3:= (М1)) либо с буферизацией ((RG2:= (M2), M3:= (RG2)) за два цикла, которые можно разнести во времени.

Шины А и К – это шины паритетного контроля. По одной из них идет признак режима контроля, по второй – 9-й бит (бит четности), дополняющий число единиц в байтах, выдаваемых по М3, до четных. Если при приеме байта в М3 будет обнаружено нарушение четности, то по шине признака выставляется сигнал ошибки. Если на выходных шинах М3 происходит короткое замыкание, внутренняя схема контроля уровня тока отключает выходные формирователи М3.

 

Предыдущая статья:Типовая структура управляющей части Следующая статья:Организация системы синхронизации
page speed (0.0311 sec, direct)