Всего на сайте:
248 тыс. 773 статей

Главная | Информатика

Организация управляющей части  Просмотрен 381

 

УЧ операционных устройств выполняется на базе микропрограммных управляющих автоматов (МПА). Используется три основных подхода к организации МПА:

1) автоматы с жёсткой логикой;

2) автоматы с гибкой логикой и естественной адресацией;

3) автоматы с гибкой логикой с принудительной адресацией.

МПА с жёсткой логикой выполняются на базе комбинационной схемы (КС), структура которой жёстко задаёт возможные наборы управляющих сигналов (рис.18).

Выходной код КС – микрокоманда (МК), определяемая в момент (t+1) функцией МК(t+1) = f(ЛУ(t+1), НА(t+1), ВМК(t)), где: ВМК(t) – код выбора микрокоманды, задержанный в линии задержки (ЛЗ) на один цикл;

НА – начальный адрес, опреде­ляющий начало микропрограм­мы, активизируется только в первом цикле работы автомата при запуске микропрограммы;

ЛУ – логические условия, поступающие от ОЧ в текущем цикле, как результат выполнения микроинструкций предыдущего цикла.

Код МК разбивается на поле микроинструкции (МИ) ОЧ текущего цикла и поле ВМК для следующего цикла.

Структура КС задаётся системой логических уравнений, определяющих выходные наборы МК как функции от входных воздействий ВМК, ЛУ, НА.

В настоящее время подобный подход используется в том случае, если требуется обеспечить максимальное быстродействие автомата либо размер микропрограммы невелик (в пределах нескольких десятков операторных вершин).

Структура КС нерегулярна в большинстве случаев и нетехнологична в интегральном исполнении. В настоящее время для построения подобных МПА применяются интегральные программируемые логические матрицы (ПЛМ) и другие типы схем программируемой интегральной логики.

МПА с гибкой логикой реализуются на базе управляющей памяти. Микросхемы памяти отличаются регулярностью структуры и высокой технологичностью в интегральном исполнении.

  
 

Структурная схема МПА с естественной адресацией приведена на рис. 19.

Основа автомата – управляющая память (УП), в которой записаны все возможные микропрограммы, необходимые в конкретной ЦВМ. В каждой ячейке хранится одна микрокоманда (МК).

МК могут быть двух типов: а) операционные, б) управляющие.

а) б)

Типы МК различаются по состоянию признакового бита П. Операционная МК (ОМК) кодируется инверсным значением !П , а управляющая (УМК) – прямым значением П. ОМК содержат также поле микроинструкций (МИ) и служебные (сервисные) поля (СП). ОМК определяют конкретные действия по преобразованию операндов в ОЧ. УМК содержат поле кода логических условий (КЛУ), определяющее, какие из ЛУ будут анализироваться в блоке анализа условий (БАУ) после выполнения предыдущей ОМК, и адресное поле А1, определяющее адрес перехода при положительном результате анализа в БАУ. Возможно также наличие служебных полей СП.

При составлении микропрограммы ОМК применяются для описания линейных ветвей алгоритма, а УМК используются в точках ветвления. Одной из возможных кодировок КЛУ может быть код безусловного перехода (БП). В этом случае условие не анализируется, а сразу формируется адрес А1.

Микрокоманды размещаются в УП по принципу естественной адресации: если текущая ОМК размещалась по адресу Аi, то любая следующая МК будет храниться по адресу Аi + 1; если по адресу Аi размещалась УМК, то возможен переход к адресу Аi + 1 (при отрицательном результате анализа ЛУ) либо к адресу, указанному в поле А1 (при положительном результате анализа ЛУ).

На аппаратном уровне бит П используется либо для отпирания блока вентилей (БВ) (П = 0), либо для разрешения работы БАУ (П = 1). В первом случае выполняется выдача МИ к ОЧ (операционная микрокоманда), во втором случае БАУ проверяет ЛУи формирует два результата проверки (0 и 1).

По нулевому результату адрес следующей МК формируется путём наращивания на единицу текущего адреса, при единичном результате формируется сигнал принудительной установки адреса (УА) и состояние А1 фиксируется в блоке формирования адреса (БФА). Сформированный адрес микрокоманды (АМК) преобразуется в блоке выборки адреса управляющей памяти (БВА) в конкретный сигнал чтения соответствующей ячейки памяти. При запуске микропрограммы начальный адрес (НА) МК загружается в БФА в первом цикле работы по сигналу начальной установки (НУ).

В общем случае цикл работы МПА синхронизируются тремя тактами:

t1 – формирование адреса;

t2 – чтение управляющей памяти;

t3 – фиксация МК в регистре микрокоманды (РМК).

Если внутренние задержки схемы велики, то какой-либо из тактов может отсутствовать и в пределе автомат может быть асинхронным (работать на внутренних задержках без внешнего тактирования).

УП может быть постоянного типа (ПЗУ). В этом случае смена микропрограмм осуществляется заменой микросхем, автомат называется автоматом статического типа.

Если УП реализована на базе оперативной памяти (ОЗУ), автомат называется динамическим и допускает оперативную смену микропрограмм без замены микросхем памяти.

Если УП реализована на базе полупостоянной памяти (ППЗУ), автомат будет динамическим, но с неоперативным циклом смены микропрограмм. В частном случае микросхемы ППЗУ можно заменять, как и микросхемы ПЗУ.

  
 

Рассмотренный автомат ориентирован на логический анализ в точках ветвления (рис. 20 а). В общем случае может быть многопараметрический анализ, когда реализуется не одно логическое условие, а набор ЛУ (рис. 20 б), тогда в формат УМК добавляются поля А2, …, Ак.

Данный автомат отличает экономичность (малая длина микрокоманды, отсутствие полей переходов по нулевому условию), что позволяет минимизировать объём управляющей памяти. Однако быстродействие подобного автомата сравнительно низкое, так как на каждую проверку условия тратится цикл исполнения УМК. Дополнительные потери времени возникают из-за распространения переноса в БФА при наращивании текущего адреса на единицу.

Наибольший эффект автомат даёт в линейной МП, так как будут отсутствовать циклы исполнения УМК.

Если по каждой МК будут вырабатываться и анализироваться условия, то быстродействие автомата упадёт в два раза по сравнению с линейной МП: на каждую операционную МК придётся вводить одну управляющую.

Рассмотрим пример размещения микропрограммы (рис. 21 а) в управляющей памяти для автомата с естественной адресацией (рис. 21 б). ГСА на рис. 21 а содержит все типовые элементы топологии: линейный фрагмент, ветвления и цикл. По ветви А0-1-2-3-4-5-6-Ак, включающей линейный фрагмент и переходы по нулевым ЛУ, адреса размещения микрокоманд наращиваются в естественном порядке и МК занимают в УП ячейки с адресами А, А+1, . . . , А+5 (рис. 21 б). Переходы по единичным значениям ЛУ на фрагмент 7-8 приводят к необходимости введения дополнительной вершины 9 безусловного перехода (БП), так как по формальным правилам переход в данном автомате к вершине 2 невозможен. В примере с адреса В+1 после операционной МК можно перейти только в адрес В+2, но не в адрес А+1. Несоответствие устраняется введением вершины БП, что в свою очередь снижает быстродействие выполнения МП.

Управляющие автоматы с принудительной адресацией (рис. 22) имеют отличный от предыдущего типа МПА формат МК, в котором объединены все поля операционной и управляющей МК предыдущего автомата. Дополнительно появилось поле А0, адреса принудительного перехода по нулевому результату

  
 

анализа условий.

  
 

В синхронном варианте автомат имеет три такта синхронизации: t1, t2, t3. В полностью асинхронном варианте внешнее тактирование отсутствует.

БФА данного автомата выполняется на регистрах адреса, которые по нулевому или единичному управлению от БАУ фиксируют соответствующие поля адреса перехода А1 или А0. В случае многопараметрического анализа ЛУ полей адреса передачи управления может быть и более двух. Если в поле КЛУ кодируется безусловный переход, то активным является поле А0, а остальные адресные поля не используются.

Отсутствие адресного счётчика в БФА и одноцикловое исполнение любой МК (как с условной, так и с безусловной передачей управления) обеспечивает выигрыш в быстродействии по сравнению с предыдущим МПА. Однако аппаратные затраты на построение УП существенно возрастают, что снижает экономичность данного автомата. В микроЭВМ средней сложности длина МК в МПА с принудительной адресацией доходит до 100 разрядов. В отличие от предыдущего автомата, где для размещения МП в управляющей памяти были нужны группы свободных смежных ячеек, микропрограммы данного автомата могут размещаться по произвольным адресам. Рассмотрим размещение микропрограммы в УП (рис. 23 б) на примере ГСА (рис. 23 а), аналогичной ранее приведённой (рис. 21 а).

 

 

  
 

  
 

Как видно из примера, достоинством МПА с принудительной адресацией является возможность размещения микрокоманд по произвольным свободным ячейкам УП.

 

Предыдущая статья:Аппаратное наращивание интегральной ОЧ Следующая статья:Типовая структура управляющей части
page speed (0.0302 sec, direct)